儀表放大器被廣泛地應用在現實世界中的資料截取。然而，設計工程師在使用它們時，卻經常會出現不當使用的情形。具體來說，盡管現代儀表放大器具有優異的共模抑制CMR，但設計工程師必須限制總共模電壓及信號電壓，以避免放大器內部輸入緩衝的飽和。不幸的是，設計工程師經常忽略此一要求。

常見的應用問題多是由以下因素所引起的：

1、以高阻抗源驅動儀表放大器的基準端;

2、在增益很高的情況下，操作低供應電壓的儀表放大器電路;

3、儀表放大器輸入端與交流耦合，但卻沒有提供直流對地的返回路徑;

4、使用不匹配的RC輸入耦合元件。

常見問題

與分立器件相比，現代集成運算放大器和儀表放大器為設計工程師帶來了許多好處。雖然提供了許多巧妙、有用并且吸引人的電路。往往都是這樣，由于倉促地組裝電路而會忽視了一些非�；�本的問題，從而導致電路不能實現預期功能-或者可能根本不工作。

1、AC耦合時缺少DC偏置電流回路

最常遇到的一個應用問題是在交流(AC)耦合運算放大器或儀表放大器電路中沒有提供偏置電流的直流(DC)回路。在圖1中，一只電容器與運算放大器的同相輸入端串聯以實現AC耦合，這是一種隔離輸入電壓(VIN)的DC分量的簡單方法。這在高增益應用中尤其有用，在那些應用中哪怕運算放大器輸入端很小的直流電壓都會限制動態范圍，甚至導致輸出飽和。然而，在高阻抗輸入端加電容耦合，而不為同相輸入端的電流提供DC通路，會出現問題。

1.jpg

圖1.錯誤的運算放大器AC耦合輸入

實際上，輸入偏置電流會流入耦合的電容器，并為它充電，直到超過放大器輸入電路的共模電壓的額定值或使輸出達到極限。根據輸入偏置電流的極性，電容器會充電到電源的正電壓或負電壓。放大器的閉環DC增益放大偏置電壓。

這個過程可能會需要很長時間。例如，一只場效應管(FET)輸入放大器，當1pA的偏置電流與一個0.1μF電容器耦合時，其充電速率I/C為10–12/10–7=10μV/s，或每分鐘600μV。如果增益為100，那么輸出漂移為每分鐘0.06V。因此，一般實驗室測試(使用AC耦合示波器)無法檢測到這個問題，而電路在數小時之后才會出現問題。顯然，完全避免這個問題非常重要。

2.jpg

圖2.正確的雙電源供電運算放大器AC耦合輸入方法

圖2示出了對這常見問題的一種簡單的解決方案。這里，在運算放大器輸入端和地之間接一只電阻器，為輸入偏置電流提供一個對地回路。為了使輸入偏置電流造成的失調電壓最小，當使用雙極性運算放大器時，應該使其兩個輸入端的偏置電流相等，所以通常應將R1的電阻值設置成等于R2和R3的并聯阻值。

然而，應該注意的是，該電阻器R1總會在電路中引入一些噪聲，因此要在電路輸入阻抗、輸入耦合電容器的尺寸和電阻器引起的Johnson噪聲之間進行折衷。典型的電阻器阻值一般在100,000Ω~1MΩ之間。

類似的問題也會出現在儀表放大器電路中。圖3示出了使用兩只電容器進行AC耦合的儀表放大器電路，沒有提供輸入偏置電流的返回路徑。這個問題在使用雙電源(圖3a)和單電源(圖3b)供電的儀表放大器電路中很常見。

3.jpg

圖3.不工作的AC耦合儀表放大器實例

這類問題也會出現在變壓器耦合放大器電路中，如圖4所示，如果變壓器次級電路中沒有提供DC對地回路，該問題就會出現。

4.jpg

圖4.不工作的變壓器耦合儀表放大器電路

圖5和圖6示出了這些電路的簡單解決方案。這里，在每一個輸入端和地之間都接一個高阻值的電阻器(RA，BR)。這是一種適合雙電源儀表放大器電路的簡單而實用的解決方案。

5.jpg

圖5.每個輸入端與地之間都接一個高阻值的電阻器以提供必需的偏置電流回路。

a.雙電源.b.單電源.

這兩只電阻器為輸入偏置電流提供了一個放電回路。在圖5所示的雙電源例子中，兩個輸入端的參考端都接地。在圖5b所示的單電源例子中，兩個輸入端的參考端或者接地(VCM接地)或者接一個偏置電壓，通常為最大輸入電壓的一半。

同樣的原則也可以應用到變壓器耦合輸入電路(見圖6)，除非變壓器的次級有中間抽頭，它可以接地或接VCM。

在該電路中，由于兩只輸入電阻器之間的失配和(或)兩端輸入偏置電流的失配會產生一個小的失調電壓誤差。為了使失調誤差最小，在儀表放大器的兩個輸入端之間可以再接一只電阻器(即橋接在兩只電阻器之間)，其阻值大約為前兩只電阻器的1/10(但與差分源阻抗相比仍然很大)。

6.jpg

圖6.正確的儀表放大器變壓器輸入耦合方法

2、為儀表放大器、運算放大器和ADC提供參考電壓

圖7示出一個儀表放大器驅動一個單端輸入的模數轉換器(ADC)的單電源電路。該放大器的參考電壓提供一個對應零差分輸入時的偏置電壓，而ADC的參考電壓則提供比例因子。在儀表放大器的輸出端和ADC的輸入端之間通常接一個簡單的RC低通抗混疊濾波器以減少帶外噪聲。設計工程師通�？傁氩捎煤唵蔚姆椒�，例如電阻分壓器，為儀表放大器和ADC提供參考電壓。因此在使用某些儀表放大器時，會產生誤差。

7.jpg

圖7.儀表放大器驅動ADC的典型單電源電路

3、正確地提供儀表放大器的參考電壓

一般假設儀表放大器的參考輸入端為高阻抗，因為它是一個輸入端。所以使設計工程師一般總想在儀表放大器的參考端引腳接入一個高阻抗源，例如一只電阻分壓器。這在某些類型儀表放大器的使用中會產生嚴重誤差(見圖8)。

8.jpg

圖8.錯誤地使用一個簡單的電阻分壓器直接驅動3運放儀表放大器的參考電壓引腳

例如，流行的儀表放大器設計配置使用上圖所示的三運放結構。其信號總增益為：

9.jpg

參考電壓輸入端的增益為1(如果從低阻抗電壓源輸入)。但是，在上圖所示的電路中，儀表放大器的參考輸入端引腳直接與一個簡單的分壓器相連。這會改變減法器電路的對稱性和分壓器的分壓比。這還會降低儀表放大器的共模抑制比及其增益精度。然而，如果接入R4,那么該電阻的等效電阻會變小，減小的電阻值等于從分壓器的兩個并聯支路看過去的阻值(50kΩ)，該電路表現為一個大小為電源電壓一半的低阻抗電壓源被加在原值R4上，減法器電路的精度保持不變。

如果儀表放大器采用封閉的單封裝形式(一個IC)，則不能使用這種方法。此外，還要考慮分壓電阻器的溫度系數應該與R4和減法器中的電阻器保持一致。最終，參考電壓將不可調。另一方面，如果嘗試減小分壓電阻器的阻值使增加的電阻大小可忽略，這樣會增大電源電流的消耗和電路的功耗。在任何情況下，這種笨拙的方法都不是好的設計方案。

圖9示出了一個更好的解決方案，在分壓器和儀表放大器參考電壓輸入端之間加一個低功耗運算放大器緩沖器。這會消除阻抗匹配和溫度系數匹配的問題，而且很容易對參考電壓進行調節。

91.jpg

圖9.利用低輸出阻抗運算放大器驅動儀表放大器的參考電壓輸入端

4、當從電源電壓利用分壓器為放大器提供參考電壓時應保證PSR性能

一個經常忽視的問題是電源電壓VS的任何噪聲、瞬變或漂移都會通過參考輸入按照分壓比經過衰減后直接加在輸出端。實際的解決方案包括旁路濾波以及甚至使用精密參考電壓IC產生的參考電壓，例如ADR121，代替VS分壓。

當設計帶有儀表放大器和運算放大器的電路時，這方面的考慮很重要。電源電壓抑制技術用來隔離放大器免受其電源電壓中的交流聲、噪聲和任何瞬態電壓變化的影響。這是非常重要的，因為許多實際電路都包含、連接著或存在于只能提供非理想的電源電壓的環境之中。另外電力線中的交流信號會反饋到電路中被放大，而且在適當的條件下會引起寄生振蕩。

現代的運算放大器和儀表放大器都提供頻率相當低的電源電壓抑制(PSR)能力作為其設計的一部分。這在大多數工程師看來是理所當然的。許多現代的運算放大器和儀表放大器的PSR指標在80～100dB以上，可以將電源電壓的變化影響衰減到1/10,000~1/100,000。甚至最適度的40dBPSR的放大器隔離對電源也可以起到1/100的抑制作用。不過，總是需要高頻旁路電容(正如圖1~7所示)并且經常起到重要作用。

此外，當設計工程師采用簡單的電源電壓電阻分壓器并且用一只運算放大器緩沖器為儀表放大器提供參考電壓時，電源電壓中的任何變化都會通過該電路不經衰減直接進入儀表放大器的輸出級。因此，除非提供低通濾波器，否則IC通常優良的PSR性能會丟失。

在圖10中，在分壓器的輸出端增加一個大電容器以濾除電源電壓的變化并且保證PSR性能。濾波器的-3dB極點由電阻器R1/R2并聯和電容器C1決定。-3dB極點應當設置在最低有用頻率的1/10處。

10.jpg

圖10.保證PSR性能的參考端退耦電路

上面示出的CF試用值能夠提供大約0.03Hz的–3dB極點頻率。接在R3兩端的小電容器(0.01μF)可使電阻器噪聲最小。

該濾波器充電需要時間。按照試用值，參考輸入的上升時間應是時間常數的幾倍(這里T=R3Cf=5s)，或10~15s。

圖11中的電路做了進一步改進。這里，運算放大器緩沖器起到一個有源濾波器的作用，它允許使用電容值小很多的電容器對同樣大的電源退耦。此外，有源濾波器可以用來提高Q值從而加快導通時間。

11.jpg

圖11.將運算放大器緩沖器接成有源濾波器驅動儀表放大器的參考輸入引腳

測試結果：利用上圖所示的元件值，施加12V電源電壓，對儀表放大器的6V參考電壓提供濾波。將儀表放大器的增益設置為1，采用頻率變化的1VP-P正弦信號調制12V電源。在這樣的條件下，隨著頻率的減小，一直減到大約8Hz時，我們在示波器上看不到AC信號。當對儀表放大器施加低幅度輸入信號時，該電路的測試電源電壓范圍是4V到25V以上。電路的導通時間大約為2s。

5、單電源運算放大器電路的退耦

最后，單電源運算放大器電路需要偏置共模輸入電壓幅度以控制AC信號的正向擺幅和負向擺幅。當從電源電壓利用分壓器提供偏置電壓時，為了保證PSR的性能就需要合適的退耦。

一種常用但不正確的方法是利用100kΩ/100kΩ電阻分壓器(加0.1μF旁路電容)提供VS/2給運算放大器的同相輸入端。使用這樣小的電容值對電源退耦通常是不夠的，因為極點僅為32Hz。電路出現不穩定(“低頻振蕩”)，特別是在驅動感性負載時。

圖12(反相輸入)和圖13(同相輸入)示出了達到最佳退耦結果的VS/2偏置電路。在兩種情況中，偏置電壓加在同相輸入端，反饋到反向輸入端以保證相同的偏置電壓，并且單位DC增益也要偏置相同的輸出電壓。耦合電容器C1使低頻增益從BW3降到單位增益。

12.jpg

圖12.單電源同相輸入放大器電路正確的電源退耦方案。中頻增益=1+R2/R1

如上圖所示，當采用100kΩ/100kΩ電阻分壓器時一個好的經驗是，為獲得0.3Hz的–3dB截止頻率，應當選用的C2最小為10ΩF，。而100μF(0.03Hz)實際上對所有電路都足夠了。

13.jpg

圖13.單電源反相輸入放大器正確的退耦電路，

中頻增益=–R2/R1。